Postingan

Menampilkan postingan dari November, 2024

LAPORAN AKHIR 3

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian   6. Analisa   7. Link Download   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali] 1.  Proteus Versi 8.13 2. IC 74LS112 3. Power Supply 4. Ground 5. Logic Probe 6. SW-PSDT 3. Rangkaian Simulasi [Kembali]   Gambar Percobaan 3a Gambar Percobaan 3b 4. Prinsip Kerja Rangkaian [Kembali] Prinsip kerja dari percobaan 3a, dimana menggunakan 2 IC counter yaitu 74192 dan 74193 yang terhubung dengan 8 switch tipe SPDT (Single pole double throw) yang terhubung pula dengan sumber daya dan gorund. Yang terhubung sumber akan dianggap logika satu (indikator logic berwarna merah), sementara yang terhubung dengan ground akan berlogika nol (indikator logic berwarna biru).  5. Video Rangkaian [Kembali] 6. Analisa [Kembali] 1.  Analisa pengaruh pemberian input secara custom di percobaan 3b Jawab:           Pada percobaan 3b, merupakan rangkaian

LAPORAN AKHIR 1

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian   6. Analisa   7. Link Download   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali] Gambar 1.1  Module D'Lorenzo                                           1. Panel DL 2203C.                      2. Panel DL 2203D.                      3. Panel DL 2203S.                      4. Jumper. 3. Rangkaian Simulasi [Kembali] Gambar Rangkaian Sebelum Dijalankan Gambar Rangkaian Sebelum Dijalankan 4. Prinsip Kerja Rangkaian [Kembali] 5. Video Rangkaian [Kembali] 6. Analisa [Kembali] 1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ? Jawab:           Pada rangkaian percobaan 1, dengan komponen flip-flop JK 74LS112 yang dipasang secara serial dengan inputan clock dan JK inputannya disatukan sehingga membentuk kondisi. T-Flip-Fliop. Untuk inputan SR yang tipe aktif lo