LUTHFI WAHYUDI

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian   6. Analisa   7. Link Download   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali] Gambar 1.1  Module D'Lorenzo                                           1. Panel DL 2203C.                      2. Panel DL 2203D.                      3. Panel DL 2203S.                      4. Jumper. 3. Rangkaian Simulasi [Kembali] Gambar Rangkaian Pada Proteus Gambar Rangkaian Pada Modul D'Lorenzo 4. Prinsip Kerja Rangkaian [Kembali] Pada percobaan 3 dilakukan di modul D'lorenzo dimana digunakan beberapa jumper. Pada percobaan  Panel DL 2203C dan  Panel DL 2203D akan dihubungkan. Dimana sesuai dengan ketentuan jurnal akan ada variasi nilai kapasitor dan nilai tw min dan tw max yang akan dipengaruhi oleh nilai resistansi dari potensiometer. Berikut beberapa tahapan dari rangkaian percobaan ketiga: Pertama Hubungkan antara   Pane

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian   6. Analisa   7. Link Download   1. Jurnal [Kembali] 2. Alat dan Bahan [Kembali] Proteus Versi 8.13 Gerbang Logika Dasar                         Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.                Gerbang OR adalah gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1.             Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan d

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat yang Digunakan 3. Dasar Teori 4. Tugas Pendahuluan 5. Percobaan Percobaan ... Tugas Pendahuluan [Percobaan 2 Kondisi 3] Tugas Pendahuluan [Percobaan 3 Kondisi 4] Laporan Akhir [Percobaan 1] Laporan Akhir [Percobaan 2] Laporan Akhir [Percobaan 3] MODUL 1 Gerbang Logika Dasar & Monostable Multivibrator 1. Tujuan [Kembali] 1.           Merangkai dan menguji operasi dari gerbang logika dasar. 2.           Merangkai dan menguji gerbang logika dasar, Aljabar Boelean, dan Peta Karnaugh 3 .      Merangkai dan menguji Multivibrator .  2. Alat yang Digunakan [Kembali] Gambar 1.1  Module D'Lorenzo                                           1. Panel DL 2203C.                    2. Panel DL 2203D.                      3. Panel DL 2203S.                                                                                                                                               

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Link Download MODUL 1 - GERBANG LOGIKA DASAR DAN  MONOSTABLE  MULTIVIBRATOR TUGAS PENDAHULUAN PERCOBAAN 3 1. Kondisi [Kembali] 1.      Buatlah rangkaian multivibrator monostabil sesuai dengan gambar pada percobaan dengan kapasitor sebesar 653 uF dan resistor sebesar 2 kΩ 2. Gambar Rangkaian Simulasi [Kembali] 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali]      Pada percobaan 3 kondisi 3 digunakan switch, power supply, 2 gerbang NAND, kapasitor, resistor dan LED sebagai output. Apabila switch aktif maka power supply akan mengalir ke gerbang NAND yang akan menghidupkan lampu LED. Kapasitor yang digunakan memiliki kapasitansi 653 uF sehingga terjadi delay selama beberapa saat, berbeda dengan nilai kapasitor yang kecil maka tidak akan terjadi delay ketika switch dihidup-matikan. Hal ini sesuai dengan prinsip dari kapasitor seba